文献类型：期刊文章

作　　者：高静[1] 王彬[1] 张晰泊[2] 姚素英[1]

机构地区：[1]天津大学电子信息工程学院,天津300072 [2]天津中晶微电子有限公司,天津300192

出　　处：《天津大学学报》

基　　金：国家自然科学基金资助项目(60576025)

年　　份：2007

卷　　号：40

期　　号：12

起止页码：1403-1408

语　　种：中文

收录情况：AJ、BDHX、BDHX2004、CAS、CSA、CSA-PROQEUST、CSCD、CSCD2011_2012、EI(收录号：20080711099655)、IC、INSPEC、MR、PROQUEST、SCOPUS、ZGKJHX、ZMATH、核心刊

摘　　要：提出了一种基于行为级的锁相环(PLL)抖动仿真方法.分析了压控振荡器的相位噪声、电源和地噪声以及控制线纹波对输出抖动的影响.采用全摆幅的差分环路振荡器、全反馈的缓冲器以及将环路滤波器的交流地连接到电源端等措施,减小了PLL的输出抖动.给出了一个采用1st silicon 0.25μm标准CMOS工艺设计的250 MHz时钟产生电路中低抖动锁相环的实例.在开关电源和电池供电2种情况下,10分频输出(25 MHz)的绝对抖动峰峰值分别为358 ps和250 ps.测试结果表明该行为级仿真方法可以较好地对PLL的输出抖动做出评估.

关 键 词：锁相环 噪声 抖动 时钟产生

分 类 号：TN402]