登录    注册    忘记密码

期刊文章详细信息

槽栅型肖特基势垒静电感应晶体管    

V-Groove Recessed-Gate Schottky Barrier Static Induction Transistor

  

文献类型:期刊文章

作  者:杨涛[1] 刘肃[1] 李思渊[1] 王永顺[2] 李海蓉[1]

机构地区:[1]兰州大学物理科学与技术学院微电子学研究所,兰州730000 [2]兰州交通大学电子与信息工程学院电子科学与技术系,兰州730070

出  处:《半导体技术》

年  份:2008

卷  号:33

期  号:1

起止页码:65-67

语  种:中文

收录情况:AJ、BDHX、BDHX2004、CAS、CSA、CSA-PROQEUST、CSCD、CSCD_E2011_2012、INSPEC、JST、ZGKJHX、核心刊

摘  要:传统的静电感应晶体管多采用扩硼的方法制备栅极区,这种工艺热预算较高,使得工艺复杂程度和生产成本较高,基于此提出并设计了一种新型的槽栅型肖特基势垒静电感应晶体管。使用V形槽工艺,用溅射铝的方法代替扩硼工艺制备静电感应晶体管的栅极区,简化了工艺流程,使器件在调试过程中具有很大灵活性。使用PECVD(等离子体增强化学气相淀积)工艺,解决了槽栅结构静电感应晶体管的栅极区与源极区容易短路的问题。给出了详细的工艺流程。

关 键 词:静电感应晶体管 V形槽  等离子体增强化学气相淀积  肖特基势垒

分 类 号:TN386.3]

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心