文献类型：期刊文章

作　　者：唐世民[1] 何小威[2] 陈吉华[2] 陈怒兴[2]

机构地区：[1]西南电子电信研究所,成都610041 [2]国防科技大学计算机学院微电子与微处理器研究所,长沙410073

出　　处：《半导体技术》

年　　份：2008

卷　　号：33

期　　号：1

起止页码：35-38

语　　种：中文

收录情况：AJ、BDHX、BDHX2004、CAS、CSA、CSA-PROQEUST、CSCD、CSCD_E2011_2012、INSPEC、JST、ZGKJHX、核心刊

摘　　要：在0.13μm数字CMOS工艺下设计实现了一种改进型的差分振荡器电路，该电路采用四级环形结构，其中心工作频率为1.25GHz，版图面积为50μm×50μm，工作范围1．1-1.4GHz，VCO的增益约为300MHz／V，在1.2V电源电压下、工作频率为1.25GHz时的平均功耗约为10mW。版图后模拟结果表明，该VCO输出的四相时钟信号间隔均匀，占空比接近50％，可适用于基于PLL的2．5Gbps的半速率时钟数据恢复电路。

关 键 词：压控振荡器 时钟数据恢复 半速率

分 类 号：TN752]