文献类型：期刊文章

作　　者：陈颖[1] 孙博[1] 谢劲松[1] 李健[2]

机构地区：[1]北京航空航天大学可靠性工程研究所,北京100083 [2]中国电子科技集团公司第38研究所,合肥230031

出　　处：《半导体技术》

年　　份：2007

卷　　号：32

期　　号：10

起止页码：859-862

语　　种：中文

收录情况：AJ、BDHX、BDHX2004、CAS、CSA、CSA-PROQEUST、CSCD、CSCD_E2011_2012、INSPEC、JST、ZGKJHX、核心刊

摘　　要：芯片粘结层的空洞是造成功率半导体芯片由于散热不良而失效的主要原因。运用有限元法对芯片封装结构进行了热学模拟分析,研究了粘结层材料、粘结层厚度、粘结层空洞的面积、空洞的位置对芯片温度分布以及芯片最高温度造成的影响。对标准中规定应避免出现的粘结状况进行了分析,研究结果表明空洞的面积越大,芯片的温度越高。空洞位于拐角,即粘结区域四角的位置时,芯片散热情况最差。而在标准中给出的,芯片空洞面积达50%,且位于拐角时,芯片的温度最高。

关 键 词：功率芯片 散热 失效  粘结空洞  拐角空洞  

分 类 号：TN305.94]