期刊文章详细信息
有限状态机的建模与优化设计
Modeling and Optimized Design of Finite State Machine
文献类型：期刊文章
机构地区：[1]重庆邮电大学微电子工程重点实验室,重庆400065
基 金：重庆市自然科学基金资助项目(渝科发技字[2004]55)
年 份：2007
卷 号：21
期 号：9
起止页码：55-58
语 种：中文
收录情况：ZGKJHX、普通刊
摘 要：通常的Verilog HDL编码风格生成的电路速度慢、面积大、毛刺干扰严重.基于此特点提出一种优秀、高效的Verilog HDL描述方式来进行有限状态机设计,介绍了有限状态机的建模原则,并通过一个可综合的实例,验证了该方法设计的有限状态机在面积和功耗上的优势.
关 键 词：有限状态机 VERILOG HDL 仿真 综合 优化设计
分 类 号：TP18]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
