期刊文章详细信息
一种快速准规则LDPC码编码器的硬件实现
Hardware Implementation of Encoder for Quasi-Regular LDPC Codes
文献类型：期刊文章
机构地区：[1]重庆邮电大学移动通信工程研究中心,重庆400065
年 份：2007
卷 号：29
期 号：4
起止页码：54-55
语 种：中文
收录情况：普通刊
摘 要：LDPC码用迭代概率译码算法能接近香农限,但编码器常具有码长二次方的复杂度。论文介绍了一种基于Q矩阵的准规则LDPC码编码器直接用H矩阵进行设计,简化了H矩阵存储量,采用半并行结构,能进行运算量为线性复杂度的快速编码。编码器在Xilinx Virtex2 XC2V1000上用Verilog语言完成了物理实现。
关 键 词：LDPC码 Q矩阵 半并行结构
分 类 号：TN762]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
