文献类型：期刊文章

作　　者：景为平[1] 徐晨[1] 陈海进[1]

机构地区：[1]南通大学江苏省专用集成电路设计重点实验室,江苏南通226007

出　　处：《微电子学与计算机》

基　　金：国家自然科学基金(90407009);江苏省高技术研究(工业部分)(BG2005022)

年　　份：2007

卷　　号：24

期　　号：2

起止页码：36-38

语　　种：中文

收录情况：BDHX、BDHX2004、CSCD、CSCD_E2011_2012、JST、ZGKJHX、核心刊

摘　　要：对AES密码算法的结构进行了优化,并应用0.6μmCMOS工艺实现了AES加密/解密芯片。使用Ver-ilogHDL进行算法建模,采用自动综合技术完成版图设计。芯片支持加密/解密模式及所有3种密钥长度。已完成流片,测试的最高时钟频率为20MHz,128位、192位和256位密钥时的数据吞吐率分别可达49.2Mbps、41.3Mbps和35.6Mbps。

关 键 词：AES算法 ASIC设计 CMOS工艺

分 类 号：TP309.7] TN492[计算机类]