文献类型：期刊文章

作　　者：赵毅[1] 万星拱[2]

机构地区：[1]东京大学材料系 [2]上海集成电路研发中心,上海201203

出　　处：《物理学报》

年　　份：2006

卷　　号：55

期　　号：6

起止页码：3003-3006

语　　种：中文

收录情况：BDHX、BDHX2004、CAS、CSCD、CSCD2011_2012、EI、IC、INSPEC、JST、RCCSE、SCIE、SCOPUS、WOS、ZGKJHX、ZMATH、核心刊

摘　　要：用斜坡电压法(Voltage Ramp,V-ramp)评价了0·18μm双栅极CMOS工艺栅极氧化膜击穿电量(Charge toBreakdown,Qbd)和击穿电压(Voltage to Breakdown,Vbd).研究结果表明,低压器件(1·8V)的栅极氧化膜(薄氧)p型衬底MOS电容和N型衬底电容的击穿电量值相差较小,而高压器件(3·3V)栅极氧化膜(厚氧)p衬底MOS电容和n衬底MOS电容的击穿电量值相差较大,击穿电压测试值也发现与击穿电量相似的现象.其原因可以归结为由于光刻工艺对多晶硅/厚氧界面的损伤.该损伤使多晶硅/厚氧界面产生大量的界面态.从而造成了薄氧与厚氧n衬底和p衬底MOS电容击穿电量差的不同.从Weibull分布来看,击穿电压Weibull分布斜率比击穿电量.击穿电压的分布非常均匀,而且所有样品的失效模式都为本征失效,没有看到“尾巴”,说明工艺非常稳定.

关 键 词：薄氧  可靠性 击穿电压 击穿电量  

分 类 号：TB383.2[材料类]