期刊文章详细信息
实现基于FPGA的硬件算法加速器
The hardware arithmetic accelerator based on FPGA
文献类型：期刊文章
机构地区：[1]广东医学院物理与电子学实验室,广东湛江524023
年 份：2006
卷 号：26
期 号：2
起止页码：154-155
语 种：中文
收录情况：AJ、CAS、IC、MR、ZMATH、普通刊
摘 要：目的通过具体的方法和示例,说明使用FPGA来实现硬件算法加速是一种较好的方法。方法通过采用FPGA实现CRC算法的硬件加速器与采用传统的软件优化相比较,说明FPGA的优越性。结果基于FPGA的硬件算法加速器,既可提高系统的计算能力,也可节约成本,缩小系统体积。结论根据目标系统的功能需求,使用FPGA来实现硬件算法加速是一种有效、简便、经济的方法。
关 键 词：硬件算法加速器 FPGA处理器 CRC外围电路
分 类 号：TP36]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
