期刊文章详细信息
一种精确的锁相环IP模块行为级建模
Accurate IP Behavioral Modeling of Phase Lock Loop
文献类型：期刊文章
机构地区：[1]华南理工大学物理科学与技术学院微电子系,广州510000
年 份：2006
卷 号：31
期 号：4
起止页码：310-314
语 种：中文
收录情况：AJ、BDHX、BDHX2004、CAS、CSA、CSA-PROQEUST、CSCD、CSCD_E2011_2012、INSPEC、JST、ZGKJHX、核心刊
摘 要：根据模拟硬件描述语言Verilog-A的特点,抽取欲设计锁相环各模块的关键参数并加入到利用Vegilog-A建立的相应模块的行为级模型中,并且根据晶体管级仿真结果对行为级模型中的参数进行实时修正,建立了比较精确的中心频率为100MHz的PLL行为级模型。
关 键 词：锁相环 行为级 模型 Verilog—A 仿真
分 类 号：TN402]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
