期刊文章详细信息
PCI-Express中8b/10b编码解码器的设计与实现
Design and Implementation of an 8b/10b Encoder/Decoder for PCI-Express
文献类型：期刊文章
机构地区：[1]航天时代电子公司第771研究所,陕西西安710065
年 份：2006
卷 号：23
期 号：3
起止页码：37-39
语 种：中文
收录情况：BDHX、BDHX2004、CSCD、CSCD_E2011_2012、JST、ZGKJHX、核心刊
摘 要：文章在研究了8b/10b编码原理的基础上,采用FPGA设计并实现了PCI-Express总线控制器中的8b/10b编码解码器。8b/10b编码是一种面向字节的二进制传输代码。这种代码特别适合于高速串行总线的数据传输。这种编码编码的基本特性是保证DC平衡,采用8b/10b编码方式,可使得发送的“0”、“1”数量保持基本一致,连续的“1”或“0”不超过5位,从而保证信号DC平衡。8b/10b编码器可以通过一个5b/6b编码器和一个3b/4b编码器来实现。
关 键 词：8B/10B 编码 解码
分 类 号：TP39]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
