期刊文章详细信息
准循环LDPC码的半并行译码器设计
Design of Semi-Parallel Decoder for Quasi-Cyclic LDPC Codes
文献类型：期刊文章
机构地区：[1]清华大学数字电视技术研究中心,北京100084
年 份：2006
卷 号：30
期 号：2
起止页码：24-26
语 种：中文
收录情况：BDHX、BDHX2004、CSA、CSA-PROQEUST、INSPEC、核心刊
摘 要：利用准循环LDPC码的结构特点,使用半并行结构的译码器可以实现复杂度和译码速率的有效折中。提出了一种半并行结构的实现方法,并通过FPGA上的实现验证了性能。
关 键 词：LDPC码 最小和算法 半并行结构
分 类 号：TN941.1]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
