文献类型：期刊文章

作　　者：吴金[1] 应征[2]

机构地区：[1]东南大学无锡分校,江苏南京210096 [2]东南大学微电中心,江苏南京210096

出　　处：《电路与系统学报》

年　　份：2005

卷　　号：10

期　　号：6

起止页码：6-11

语　　种：中文

收录情况：BDHX、BDHX2004、CSCD、CSCD2011_2012、JST、核心刊

摘　　要：设计了一种符合IEEE-754标准的32bits高速CMOS浮点乘法器。该乘法器采用MBA算法和基于4:2compressor的树型结构完成CarrySave形式的部分积压缩,再由高速CarrySelect加法器求得乘积。电路设计采用了新型的高速加法运算单元。乘法器采用0.35μm制程,内含19,197个晶体管。3.3V工作电压下(室温),乘法器延迟时间为3.807ns,功耗为107mW@100MHz。

关 键 词：乘法器 Modified  BOOTH algorithm  4:2  COMPRESSOR ROUND full  ADDER

分 类 号：TN47]