期刊文章详细信息
H.264中1/4精度像素插值算法的一种硬件实现架构
A VLSI Architecture for Quarter-pixel Interpolation in H.264
文献类型：期刊文章
机构地区：[1]上海交通大学芯片与系统研究中心,上海200030
年 份：2005
卷 号：29
期 号：10
起止页码：14-17
语 种：中文
收录情况：BDHX、BDHX2004、CSA、CSA-PROQEUST、INSPEC、核心刊
摘 要：提出了一种适用于H.264标准中1/4精度像素插值算法的硬件实现架构。对于亮度分量,采用了一维处理单元(PE)阵列来实现1/4精度像素插值算法中的亮度半像素的插值,同时采用一个6×4的寄存器阵列转置已得到的半像素以进行下一步的亮度的1/4精度像素插值。而对于色度分量,笔者采用了一种只含移位和加法运算的插值核架构来实现色度的1/8像素插值。笔者提出的架构可在一定的时钟周期内,计算出不同位置上的插值像素,且有面积小,速度快的特点。
关 键 词：1/4像素插值 处理单元列阵 硬件架构 H.264标准
分 类 号：TN919.81]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
