期刊文章详细信息
高速缓冲存储器的设计与实现
Design and Implementation of Cache Memory
文献类型：期刊文章
机构地区：[1]同济大学微电子中心,上海200092
年 份：2005
卷 号：28
期 号：18
起止页码：86-88
语 种：中文
收录情况：IC、RCCSE、ZGKJHX、普通刊
摘 要：随着芯片集成度的提高,在高速CPU与低速内存之间插入有缓冲作用的速度较快、容量较小的高速缓冲存储器,解决了两者速度的平衡和匹配问题,对微处理器整体性能有很大提高。本文从高速缓存的结构和基本理论出发,理论结合实际,介绍了32位高性能、低功耗嵌入式微处理器中高速缓存的实现方法,从RTL设计到版图设计的各个部分进行了论述,并介绍了该模块全定制部分电路和版图的实现。
关 键 词：32位嵌入式CPU 高速缓存 基本结构 全定制 电路和版图设计
分 类 号：TP343]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
