文献类型：期刊文章

作　　者：张大为[1] 梁宇琪[2] 刘迪[1]

机构地区：[1]海军航空工程学院控制工程系,山东烟台264001 [2]山东信息职业技术学院信息工程系,山东潍坊261061

出　　处：《现代电子技术》

年　　份：2012

卷　　号：35

期　　号：4

起止页码：123-125

语　　种：中文

收录情况：IC、RCCSE、ZGKJHX、普通刊

摘　　要：称为第3代I/O接口技术的PCI Express总线规范的出现,从结构上解决了带宽不足的问题,有着极为广阔的发展前景。基于Verilog HDL硬件描述语言及可综合化设计理念,完成了PCI Express IP核RTL代码的设计。IP核代码使用Verilog HDL语言编写,分模块、分层次地设计了事务层、数据链路层和物理层的逻辑子层,并进行了可综合化设计与代码风格检查。对设计的PCI Express IP核的功能分别从协议层次和应用层次进行了验证。具体实现上,采用Denali公司的PureSuite测试套件对IP核的协议兼容性进行验证,验证范围覆盖了IP核的3个层次以及配置空间,采用QuestaSim仿真工具对IP核的应用层进行验证。仿真结果表明,设计的PCI Express IP核工作正常,性能优良。

关 键 词：PCI Express协议  IP核 验证  I/O接口

分 类 号：TP3[计算机类]