文献类型：期刊文章

作　　者：贺传峰[1] 戴居丰[1] 毛陆虹[1]

机构地区：[1]天津大学电子信息工程学院光纤通信研究所,天津,300072

出　　处：《高技术通讯》

基　　金：国家高技术研究发展计划(863计划)

年　　份：2005

卷　　号：15

期　　号：3

起止页码：48-52

语　　种：中文

收录情况：BDHX、BDHX2004、CAS、CSCD、CSCD2011_2012、JST、RSC、SCOPUS、ZGKJHX、核心刊

摘　　要：在深入研究了8B/10B编码规则及其内在相关性的基础上,提出了一种新的8B/10B编、解码方法,该方法综合了查表法和逻辑运算法的优点,具有运算量小、编解码同步好、速度快、可靠性高等优点.用Verilog HDL语言实现编解码算法的描述,并通过高性能的FPGA器件进行仿真和综合,实现了具体的硬件电路,并验证了设计方法的有效性和可行性.

关 键 词：编解码  HDL语言 硬件设计  同步  FPGA器件 查表法 算法  8B/10B 逻辑运算 硬件电路

分 类 号：TP336] TN919[计算机类]