期刊文章详细信息
有限状态机的Verilog设计与研究
Verilog Design and Research of Finite State Machine
文献类型：期刊文章
机构地区：[1]上海交通大学微电子学院,上海200030
基 金：国家863计划资助(2003AA1Z1350)
年 份：2004
卷 号：21
期 号：11
起止页码：146-148
语 种：中文
收录情况：BDHX、BDHX2000、CSCD、CSCD_E2011_2012、JST、ZGKJHX、核心刊
摘 要：本文研究了用Verilog实现有限状态机的各种不同的编码方式和描述风格,并从综合、毛刺、面积、速度这几方面研究了不同实现方式的利弊。最后,以SoC芯片中DMAArbitor有限状态机为例,我们用DesignComplier(DC)对七种设计进行了综合,并分析了综合后的面积和时延信息。
关 键 词：VERILOG 有限状态机 综合 状态编码
分 类 号：TP391]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
