文献类型：期刊文章

作　　者：孙可平[1] 李学文[1]

机构地区：[1]上海海事大学电磁兼容与静电研究室,上海200135

出　　处：《北京理工大学学报》

基　　金：上海市科技基金资助项目(031Z01)

年　　份：2005

卷　　号：25

期　　号：z1

起止页码：24-27

语　　种：中文

收录情况：AJ、BDHX、BDHX2004、CAS、CSA、CSA-PROQEUST、CSCD、CSCD2011_2012、EI、IC、INSPEC、JST、MR、RCCSE、RSC、SCOPUS、ZGKJHX、ZMATH、核心刊

摘　　要：提出了芯片门电路硅氧化层静电放电介质击穿的物理模型．并使用该模型讨论了介质击穿场强与介质厚 度的关系,讨论了介质击穿电压与ESD(静电放电)敏感度的尺寸效应,对于厚度为0．01μm、面积为 9．09×10-6 cm2氧化层,其击穿电压约为208 V;若面积不变,厚度缩小为原来的1／10,则其击穿电压降为160 V; 若面积也等比例缩小,则击穿电压降为20 V,其结果是耐ESD的能力大幅度降低．

关 键 词：介质击穿 ESD技术  氧化层

分 类 号：O441.1]