登录    注册    忘记密码

专利详细信息

一种对FPGA器件进行测试的方法       

文献类型:专利

专利类型:发明专利

是否失效:

是否授权:

申 请 号:CN200710175585.0

申 请 日:20070930

发 明 人:吉国凡 张琳 刘炜 赵智昊 王慧 石志刚 孙博 金兰 李尔 孙杨 陈希

申 请 人:北京华大泰思特半导体检测技术有限公司

申请人地址:100088 北京市海淀区北三环中路31号泰思特大厦4层

公 开 日:20090211

公 开 号:CN101363900A

代 理 人:陈曦

代理机构:11100 北京北新智诚知识产权代理有限公司

语  种:中文

摘  要:本发明公开了一种对FPGA器件进行测试的方法,包括如下的步骤:(1)生成为FPGA器件配置预定功能的配置文件;(2)使FPGA器件进入配置阶段;(3)从配置文件中提取配置信息并进行数据转换,得到预定管脚的配置数据信号;(4)设置FPGA器件各控制管脚的逻辑状态,并设置各管脚的时序信息,得到配置过程的测试向量;(5)根据各个管脚的时序信息设置各个管脚信号变化的时间,得出测试图形;(6)执行测试图形,完成测试工作。利用本发明,可以使用现有的集成电路测试机完成对FPGA器件的测试,不仅减少了操作环节,而且提高FPGA器件的测试效率,便于实现FPGA器件的产业化测试。

主 权 项:1.一种对FPGA器件进行测试的方法,基于集成电路测试机实现,其特征在于包括如下的步骤:(1)使用FPGA器件设计工具生成为FPGA器件配置预定功能的配置文件;(2)所述集成电路测试机使所述FPGA器件进入配置阶段;(3)从所述配置文件中提取配置信息并进行数据转换,得到预定管脚的配置数据信号;(4)设置所述FPGA器件各控制管脚的逻辑状态,并设置各管脚的时序信息,得到配置过程的测试向量;(5)根据各个管脚的时序信息设置各个管脚信号变化的时间,得出测试图形;(6)所述集成电路测试机执行所述测试图形,完成对所述FPGA器件是否实现预定功能的测试工作。

关 键 词:管脚 测试图形  配置文件  时序信息  对FPGA器件进行测试  集成电路测试 测试工作  测试向量 测试效率  逻辑状态  配置过程  配置数据 配置信息  器件配置  数据转换  信号变化 环节  

IPC专利分类号:G01R31/317(20060101);G01R31/3177(20060101);G01R31/3183(20060101)

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心