文献类型：专利

专利类型：实用新型

是否失效：否

是否授权：否

申 请 号：CN200520114517.X

申 请 日：20050923

发 明 人：肖钢 王峥 赵伟 柳炯 刘炜

申 请 人：北京华大泰思特半导体检测技术有限公司

申请人地址：100088 北京市海淀区北三环中路31号泰思特大厦4层

公 开 日：20070124

公 开 号：CN2862045Y

代 理 人：陈曦

代理机构：11100 北京北新智诚知识产权代理有限公司

语　　种：中文

摘　　要：本实用新型提供了一种集成电路并行测试适配器，包括主机板、支架，其中主机板为多层板，其层间结构和线宽、线距符合阻抗匹配规则的规定；在所测试的各个芯片的地线之间具有隔离线，并且各个芯片的各对应I/O通道中，存在等长的I/O通道。本集成电路并行测试适配器可以配合不同的集成电路测试设备进行工作，适用面广。另一方面，在并行测试过程中，本实用新型能够有效分配测试资源，并采用有效的抗干扰和信号同步机制，从而确保了测试工作高速、准确。

主 权 项：1.一种集成电路并行测试适配器，包括主机板、支架，其特征在于：所述主机板为多层板；表层导线的宽度以及到其参考地平面的高度符合式(1)所确定的关系： $$ \mathrm{Zo}=\frac{87}{\sqrt{\mathrm{Er}+1.41}}\mathrm{Ln}\left[\frac{5.98h}{0.8w+t}\right]---\left(1\right);$$ 非表面层导线的宽度以及到其参考地平面的高度符合式(2)所确定的关系： $$ \mathrm{Zo}=\frac{60\mathrm{Ln}\left[\frac{1.9(2h+t)}{0.8w+t}\right]}{\sqrt{\mathrm{Er}}}---\left(2\right);$$ 其中，Zo为信号的特征阻抗，Er为介电常数、w为导线宽度、t为所述主机板的厚度，h为导线到其参考地平面的高度；在所测试的各芯片的地线之间具有隔离线；所述各芯片的各对应I/O通道中，存在等长的I/O通道。

关 键 词：并行测试 适配器  主机板 集成电路 隔离线  集成电路测试设备  芯片  测试工作  测试资源 信号同步 有效分配  阻抗匹配  抗干扰  多层板 地线  面广  线距  线宽  支架  

IPC专利分类号：G01R1/06(20060101);G01R31/08(20060101);G01R31/28(20060101)